Inhaltsangabe1 Einleitung.- 1.1 Was ist Rechnerarchitektur?.- 1.2 Zum Stand der Technik der Hardwarekomponenten.- 1.2.1 Schaltkreistechnik.- 1.2.2 Schaltkreise.- 1.2.3 Speicherbausteine.- 1.2.4 Prozessoren.- 1.3 Motivation für innovative Rechnerarchitekturen.- 1.4 Das Schichtenmodell eines Rechnersystems.- 1.5 Die Konstituenten einer Rechnerarchitektur.- 1.5.1 Definitionen.- 1.5.2 Abstrakte Datentypen.- 1.6 Taxonomie von Rechnerarchitekturen.- 1.6.1 Allgemeine Bemerkungen.- 1.6.2 Operationsprinzipien.- 1.6.3 Strukturen von Parallelrechner-Architekturen.- Literatur zu Kapitel 1.- 2 Sequentielle Rechner.- 2.1 Die Struktur der von-Neumann-Maschine.- 2.2 Das Operationsprinzip der von-Neumann-Maschine.- 2.3 Berechnung und Ablaufkontrolle in der von-Neumann-Maschine.- 2.4 Nicht-von-Neumann-Architekturen.- 2.5 Programmstrukturen sequentieller Rechner.- 2.6 Konkurrente Prozesse.- 2.6.1 Schwergewichtige und leichtgewichtige Prozesse, Kontrollfäden.- 2.6.2 Das Petri-Netz-Modell.- 2.7 Grundlagen der Speicherorganisation im von-Neumann-Rechner.- 2.7.1 Der Working Set eines von-Neumann-Programms.- 2.7.2 Schultzmechanismen.- Literatur zu Kapitel 2.- 3 Grundzüge der Prozessor-Architekturen.- 3.1 Die minimale von-Neumann-Maschine.- 3.2 Mehrregister-Maschinen.- 3.2.1 Beispiel einer einfachen Mehrregister-Maschine (MC68020).- 3.2.2 Adressierungsarten.- 3.2.3 Mehrfach-Registersätze.- 3.3 Mikroprogrammierte CISC-Prozessoren.- 3 3.1 Vorbemerkung.- 3 3.2 Mikroprogrammiemng.- 3.3.3 Vertikale Verlagerung.- 3.4 Anwendung des Pipeline-Prinzips im Prozessor.- 3 4.1 Die Befehls-Pipeline.- 3.4.2 Pipelining von arithmetischen Operationen.- 3.5 RISC-Prozessoren.- 3.5.1 Das Ziel der RISC-Bewegung.- 3.5.2 Pipeline-Skalarprozessoren und Vektormaschinen.- 3.5.3 Beispiel: SPARC-Prozessor.- 3.6 Bus-Systeme.- 3 6.1 Bus-Arbitrierung.- 3.6.2 Standardbusse.- Literatur zu Kapitel 3.- 4 Speicherorganisation und Speicherverwaltung.- 4.1 Speicherhierarchie.- 4.2 Seitenadressierung.- 4.3 Cache-Speicher.- 4.3.1 Vorteile des Cache-Speichers.- 4.3.2 Transparenz der Adressierung: der vollassoziative Cache.- 4.3.3 Der Direct Mapping-Cache.- 4.3.4 Der mengenassoziative Cache.- 4.3.5 Bildung von Working Sets.- 4 3 6 Cache-Kohärenz.- 4.3.7 "Logischer" oder "physikalischer" Cache?.- 4.4 Hauptspeicher.- 4.4.1 Der wortbreite Speicher.- 4.4.2 Speicherverschränkung.- 4.5 Speichersegmentierung.- 4.6 Virtueller Speicher.- 4.7 Einfacher Objektschutz.- 4.7.1 Systemaufsichts-Modus und Benutzer-Modus.- 4.7.2 Speicherverwaltung.- 4.8 Absoluter Objektschutz: Capability-Adressierung.- 4.8.1 Capability-Adressierung und Speichersegmentierung.- 4.8.2 Referenz über Capability-Register.- 4.8.3 Einführung eindeutiger Objekt-Identifikatoren.- 4.8.4 Der Prozessor iAPX432.- Literatur zu Kapitel 4.- 5 Konzepte der Parallelarbeit.- 5.1 Parallelität und Datenabhängigkeit.- 5.2 Die Ebenen der Parallelarbeit.- 5.3 Die Anweisungsebene.- 5.3.1 Übergang zur Maschinenbefehlsebene, allgemeine Optimierungen.- 5.3.2 Software-Pipelining.- 5.4 Erkennen von Parallelität auf der Anweisungsebene.- 5.4.1 Datenabhängigkeitsanalyse in Basisblöcken.- 5.4.2 Datenabhängigkeiten über Verzweigungen hinweg.- 5.4.3 Datenabhängigkeiten in Schleifen.- 5.5 Die Prozeßebene.- 5.5.1 Schwergewichtige und leichtgewichtige Prozesse.- 5.5.2 Parallelarbeit auf der Prozeßebene.- 5.6 Nutzung der Anweisungs-Parallelität.- 5.6.1 Übersicht.- 5.6.2 Konstrukte für die parallele Ausführung mehrerer Anweisungen.- 5.6.3 Schleifen-Parallelisierung.- 5.7 Synchronisation von Parallelarbeit.- 5.7.1 FORK-JOIN-Synchronisation von Kontrollfäden.- 5.7.2 Lock-Step-Betrieb und Barrieren-Synchronisation.- 5.7.3 Synchronisation kooperierender Prozesse.- 5.7.4 Synchronisation durch objektorientierte Variablentypen.- 5.8 Datenstrukturen und Parallelarbeit.- 5.8.1 Explizite Datenparallelität und Datenstruktur-Architekturen.- 5.8.2 Wirkungsgrad der Nutzung der Datenparallelität.- 5.8.3 Vergleich zwischen Pipeline und Array von Rechenelementen.- 5.8.4 Datenparallelität auf der E

Hersteller:
Springer Verlag GmbH
juergen.hartmann@springer.com
Tiergartenstr. 17
DE 69121 Heidelberg